

APELLIDOS: _____ NOMBRE: _____

Normas: *Escribe los apellidos y el nombre en cada hoja de examen, aunque se vaya a entregar en blanco. No mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada hoja por separado. El uso de calculadora **no** está permitido. Todas las respuestas deben incluir su justificación o los cálculos pertinentes.*

Importante!: *Los exámenes de procesador y caché se repartirán a continuación a los que alumnos que no hayan alcanzado al menos el 50% de la puntuación. Se pueden solicitar también voluntariamente, y en ese caso la nota de la segunda oportunidad será la obtenida en este examen.*

Bloque A

[0.75p] 1. Un programa consta de 10^9 instrucciones. El 60% son operaciones en punto flotante que tardan 10 ciclos en ejecutarse, mientras que las restantes tardan 5 ciclos. El programa se ejecuta en dos procesadores, S1 y S2, que implementan el mismo conjunto de instrucciones. S1 es un procesador multiciclo a 2 GHz y S2 un procesador segmentado a 500 MHz. En S2 el programa tarda 3 segundos en ejecutarse.

(a) Calcula el CPI de S1 y S2 para este programa.

(b) Calcula el rendimiento de S1 según la métrica FLOPS.

(c) Usando la Ley de Amdahl, determina en qué proporción debería mejorarse la unidad de punto flotante de S1 para que la ejecución de este programa tarde lo mismo en ambos procesadores.

[2p] 2. Un computador utiliza memoria virtual paginada en dos niveles y cuenta con 32 KiB (2^{15} bytes) de memoria principal y 1 MiB (2^{20} bytes) de memoria virtual. La memoria se divide en 128 páginas físicas (2^7). Cada tabla de páginas involucrada en el proceso de traducción ocupa exactamente una página física, y cada entrada comienza con 1 bit de residencia, seguido de 1 bit de modificación, 23 bits adicionales de protección y control, y el número de página física.

(a) Indica en qué campos y con qué valores (en hexadecimal) se dividiría la dirección virtual 0x5D392 y la dirección física 0x72B4.

(b) Calcula cuánto ocuparían todas las tablas de nivel 2 de un proceso

(c) En la traducción de las siguientes direcciones virtuales (DV), se indica en la siguiente tabla el contenido de las tablas de páginas de nivel 1 (PT1) y 2 (PT2), en hexadecimal. Si es posible realizar la traducción, indica la dirección física correspondiente (DF). En caso contrario, justifica por qué no es posible hacerla.

DV	TP1	TP2	DF
905D7	8341 1C00	6529 AC32	
72A42	9B21 6B30	C2A8 04A5	
C3B12	D281 6A03	8A21 BC52	

(d) Para la primera dirección del apartado anterior (0x905D7), determina la dirección de la entrada en la tabla de páginas de nivel 2.

(e) Supongamos que este sistema tuviese 256 KiB de memoria virtual y un proceso utiliza todo el espacio virtual. Las direcciones virtuales se dividirían en 10 bits de página virtual y 8 bits de desplazamiento. Determina la partición más eficiente de esos 10 bits de PV en dos niveles de paginación.

APELLIDOS: _____ NOMBRE: _____

Bloque A

- [0.5p] 3. Tenemos discos duros de capacidad 2 TiB y queremos montar un RAID con una capacidad neta de 10 TiB. Estamos pensando en las configuraciones de RAID 5 y RAID 6. Razona cuál sería la capacidad total que tendría cada una de estas dos configuraciones. Como sistemas RAID, indica dos características comunes y una diferencia entre un RAID 5 y un RAID 6.

[0.75p] 4. Tenemos un sistema con memoria virtual de páginas de 1 KiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono de 128 bits a 1 GHz.

Las transferencias de las páginas están gestionadas por una DMA a través de este bus en bloques del tamaño de la anchura del bus, necesitando 300 ns para la lectura del primer bloque y 10 ns para el resto. La DMA realiza la lectura de una página en una única transacción.


Tanto el envío de 128 bits a través del bus como el de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes.

Para finalizar la transacción la CPU atiende la interrupción enviada por la DMA ejecutando una rutina de 17 instrucciones. La CPU es multiciclo y cada instrucción necesita 4 ciclos para ejecutarse, siendo la frecuencia de CPU también de 1 GHz.

Calcula la latencia y el ancho de banda para la lectura de una página.

APELLIDOS: _____ NOMBRE: _____

Borrador



Bloque B

[2p] 5. El siguiente código se ejecuta en el procesador segmentado de 5 etapas estudiado en clase: IF, ID, EX, MEM y WB. Los saltos se deciden en la etapa ID empleando predicción de salto fijo no efectivo. Hay una unidad de detección de riesgos en la etapa ID, y una unidad de anticipación en la etapa EX. La unidad de suma en punto flotante está segmentada, y requiere 3 ciclos de reloj para efectuar unaa operación de suma. Cada una de las etapas MEM y WB sólo puede gestionar una instrucción en cada ciclo.

(a) [0.5p] Muestra el diagrama multiciclo para **la primera iteración** de este código, marcando de forma explícita **las anticipaciones y los bloqueos del pipeline**.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1 addi \$t4, \$0, 10															
Loop:															
2 lw \$a1, 0(\$a0)															
3 add \$t0, \$a1, \$t4															
4 sw \$t0, 0(\$a0)															
5 addi \$t4, \$t4, -1															
6 addi \$a0, \$a0, 4															
7 bne \$t4, \$0, Loop															
8 sw \$t0, 0(\$a0)															

(b) [0.25p] Indica dos dependencias verdaderas (de datos) y una antidependencia que aparezcan en el cuerpo del bucle.

(c) [0.25p] ¿Cuáles de estas dependencias generan un riesgo? ¿De qué tipo?

- (d) [0.25p] Discute la veracidad de la siguiente afirmación: “Si el procesador implementase salto retardado, se puede eliminar la instrucción 4 y, tras la ejecución, el array que recorre \$a0 tendrá los mismos valores que usando el código original en el procesador sin salto retardado, sólo que desplazados una posición.”.

- (e) [0.25p] Calcula la tasa de acierto del predictor de salto según los siguientes modos de procesamiento de salto que podría implementar el procesador: salto fijo no efectivo, predictor de salto de 1 bit y predictor de salto de 2 bits. En los modos de predicción dinámica, la predicción inicial es de salto no efectivo.

- (f) [0.5p] Razona cuáles de las siguientes señales de control estarían activas (valor 1) en cualquiera de las etapas del procesado durante el ciclo de ejecución 8: MemRead, MemWrite, RegWrite, Mem2Reg, Branch, IF_flush.

Bloque C

- [2p] 6. Un computador tiene una memoria principal de **256 KiB** y una memoria caché de **correspondencia directa de 1024 B** con líneas de **4 bytes**. Las políticas de escritura son **post-escritura (write-back)** y **ubicar en escritura (write-allocate)**. Comenzando con la caché vacía, ejecutamos el siguiente código. La matriz A está almacenada por filas comenzando en la dirección 0x06000, y cada elemento de tipo “int” ocupa 4 bytes. Las variables escalares se almacenan en registros de la CPU y no generan accesos a memoria.

```
int i, j, A[7][1024];
for (i = 1; i <= 2; i++)
    for (j = 1; j <= 2; j++)
        A[j][i] = A[0][1024 - j]
```

- (a) **[0.3p]** Calcula la dirección de memoria ocupada por `A[j][i]` en función de “j” y “i”.

$$\&A[j][i] = \boxed{0x} + \boxed{0x} \times j + \boxed{0x} \times i$$

- (b) **[0.3p]** Indica la partición en campos de una dirección física desde el punto de vista de la caché.

- (c) **[0.6p]** Rellena todos los campos de la siguiente tabla de accesos a memoria: dirección, etiqueta, e índice/conjunto (en formato **hexadecimal**); indica si el acceso resulta en un acierto o un fallo caché, y en este último caso en qué tipo de fallo; e indica si el acceso provoca una escritura a memoria principal (MP) o no.

[illegible]

(d) **[0.3p]** Si el tiempo medio de acceso a memoria fue de 43 ciclos, y el tiempo de acierto caché es de 1 ciclo, calcula el tiempo de acceso a memoria principal.

(e) **[0.6p]** Discute la veracidad de las siguientes afirmaciones:

- i. En esta caché se podría solapar la comprobación de la etiqueta con la transmisión de los datos

- ii. Sólo los fallos de conflicto pueden provocar escrituras a memoria principal en esta caché.

APELLIDOS: _____ NOMBRE:_____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada bloque por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora aunque no es necesaria.

[0.75] 1. M1 y M2 son dos máquinas con el mismo repertorio de instrucciones y el mismo compilador. Hay 5 clases de instrucciones (A, B, C, D y E) dentro del repertorio de instrucciones. M1 tiene una frecuencia de reloj de 5 GHz y M2 tiene una frecuencia de reloj de 4.5 GHz. La siguiente tabla muestra el número medio de ciclos por instrucción para cada tipo de instrucción, así como su frecuencia de aparición en un programa dado:

Tipo de instrucción	CPI M1	CPI M2	Frecuencia (%)
A	1.0	0.8	10
B	2.5	2.0	15
C	1.2	1.0	30
D	3.0	2.5	25
E	2.0	1.8	20

Contesta, de forma razonada y mostrando todos los pasos del cálculo, a las siguientes preguntas:

(a) ¿Qué máquina es más rápida y por cuánto?

- (b) Si las instrucciones de tipo A y C son instrucciones de punto flotante, determina los GFLOPS obtenidos por la CPU M2 durante la ejecución del programa.

- (c) ¿Cuánto necesitaríamos mejorar el coprocesador de punto flotante de la máquina más lenta para que igualase el rendimiento de la más rápida?

APELLIDOS: _____ NOMBRE: _____

[2.0] 2. Considera un computador con un sistema de memoria virtual paginado con páginas de 4 KiB (2^{12}) y un esquema de traducción en 2 niveles. El espacio virtual es de 16 GiB (2^{34}). El espacio físico es de 64 MiB (2^{26}). Cada tabla de páginas de primer o segundo nivel ocupa exactamente una página física, y cada entrada se compone de un bit de validez, un bit de modificación y el número de página física. Dispone de una TLB de 4 entradas.

A continuación se muestra el contenido de la TLB, de parte de la tabla de páginas de nivel 1 (TP_1), residente en la página física 0x3000, y de una tabla de páginas de nivel 2 (TP_2). Todos los valores están en **hexadecimal**.

TLB		TP ₁		TP ₂	
PV	PF	Entrada	Contenido	Dirección	Contenido
004FC4	13A1	...	...	...	...
354043	0354	6A7	0354	[1BC0086]	8FC4
354044	2BC0	6A8	9BC0	[1BC0088]	ABC0
2BC004	23A1	6A9	9BC1	[1BC008A]	DFAB
		...	...	...	...

Contesta **razonadamente** las siguientes cuestiones:

(a) [0.3] Indica cómo se divide y cuántos bits tiene cada campo de las direcciones virtuales y físicas.

(b) [0.7] Dadas las siguientes direcciones virtuales, 0x2BC004354 y 0x354045ADA, realiza el proceso de traducción a su correspondiente dirección física. En caso de necesitar tablas de primer y segundo nivel, considera que su contenido es el mostrado en el enunciado de este ejercicio. Ten en cuenta que para TP_1 se indica el **número de cada entrada** mientras que para TP_2 se indica la **dirección** de cada entrada.

- (c) [0.3] En la TLB y en TP_1 hay una entrada con valor 0x0354. Razona si es posible que ambas tengan **ese** mismo valor y sea correcto.

- (d) [0.3] El sistema cuenta con una caché de datos de primer nivel de 32 KiB. El tamaño de línea es 16 Bytes. Determina cuál debe ser su asociatividad para poder utilizar etiquetas físicas e índices virtuales.

- (e) [0.2] Si la traducción se hiciese en 3 niveles en lugar de 2, manteniendo el tamaño de página actual, ¿las tablas de páginas de un proceso necesitarían más o menos memoria física? Razona tu respuesta considerando el concepto de “fragmentación”.

- (f) [0.2] Si en el sistema descrito se ejecutan 4 procesos simultáneamente, indica qué cantidad de memoria virtual y de memoria física está disponible para cada uno de ellos.

APELLIDOS: _____ NOMBRE: _____

[0.75] 3. Sea un computador con las siguientes características:

- Las direcciones de memoria y las palabras son de 64 bits.
- El sistema de memoria y de bus soportan transacciones de bloques de hasta 16 palabras.
- Tiene un bus síncrono de 128 bits a 100 MHz, en el que tanto una transferencia de 128 bits como el envío de una dirección de memoria requieren 1 ciclo de reloj.
- En una transacción el tiempo de acceso a memoria para las 4 primeras palabras es de 80 ns, mientras que para cada grupo adicional de 4 palabras es de 30 ns.
- Las transferencias por el bus y los accesos a memoria pueden solaparse.
- Entre transacciones no hay ciclos de espera.
- El sistema de memoria virtual utiliza páginas de 1 KiB.

Calcula la latencia y el ancho de banda para la lectura de una página.

[0.5] 4. Contesta las siguientes preguntas:

- (a) [0.3] Tenemos un RAID 1+0 formado por discos de 1 TiB con una capacidad de almacenamiento neta de 5 TiB y queremos reconfigurarlo a un RAID 6 aprovechando todos los discos. ¿Cuál sería la capacidad de almacenamiento neta de la nueva configuración? Razona la respuesta.

- (b) [0.2] Indica dos ventajas de los discos de estado sólido (SSD) frente a los discos duros de almacenamiento magnético (HDD).

APELLIDOS: _____ NOMBRE: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. No mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada bloque por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora.

Importante!: Si quieres conservar la nota obtenida en la primera oportunidad de alguna de las partes del examen, **tacha la pregunta correspondiente**. Para conservar la nota es necesario haber alcanzado al menos el 50% de la puntuación. En otro caso, la nota de la segunda oportunidad será la obtenida en este examen.

Bloque 1

- [2p] 1. El siguiente código se ejecuta en el procesador segmentado de 5 etapas estudiado en clase: IF, ID, EX, MEM y WB. Los saltos se deciden en la etapa ID empleando predicción de salto fijo no efectivo. Hay una unidad de detección de riesgos en la etapa ID, y una unidad de anticipación en la etapa EX. La unidad de suma en punto flotante está segmentada, y requiere 3 ciclos de reloj para efectuar unaa operación de suma. Cada una de las etapas MEM y WB sólo puede gestionar una instrucción en cada ciclo.
- (a) [0.4p] Muestra el diagrama mult Ciclo para la primera iteración de este código, marcando de forma explícita las anticipaciones y los bloqueos del pipeline.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1 addi \$s0, \$0, 4																
Loop:																
2 lwc1 \$f1, 0(\$a1)																
3 add.s \$f2, \$f1, \$f2																
4 addi \$a1, \$a1, 4																
5 addi \$s0, \$s0, -1																
6 bne \$s0, \$0, Loop																
7 swc1 \$f2, 0(\$a2)																

- (b) [0.3p] Dentro del bucle, indica dos dependencias verdaderas (de datos) y una antidependencia.
- (c) [0.2p] Identifica sobre el diagrama un riesgo estructural y un riesgo de control.
- (d) [0.3p] En este código, si el procesador emplease un predictor de saltos dinámico de 1-bit, razona cuántas veces se predeciría el salto de forma correcta.
- (e) [0.3p] Partiendo del código original, si el procesador emplease salto retardado, razona sobre la posibilidad de emplear la instrucción 5 (addi \$s0, \$s0, -1) para rellenar el hueco de retardo.
- (f) [0.5p] Razona cuáles de las siguientes señales de control estarían activas en cualquiera de las etapas del procesado durante el quinto ciclo de ejecución: MemRead, MemWrite, RegWrite, Mem2Reg, Branch, IF_flush.

- [2p] 2. Un computador tiene una memoria principal de **1 MiB** y una memoria caché asociativa por conjuntos de **2 vías** de **512 B** con líneas de **16 bytes**, con algoritmo de reemplazo LRU. Las políticas de escritura son **post-escritura (write-back)** y **ubicar en escritura (write-allocate)**. Comenzando con la caché vacía, ejecutamos el siguiente código. La matriz A está almacena por filas comenzando en la dirección 0x0A000, y cada elemento de tipo “int” ocupa exactamente 4 bytes. Las variables escalares se almacenan en registros de la CPU y no generan accesos a memoria.

```
int i, j, A[32][64];
for (i = 0; i < 2; i++)
    for (j = 0; j < 2; j++)
        A[j+1][i*2] = A[j][0]
```

- (a) [0.3p] Calcula la dirección de memoria ocupada por A[i][j] en función de “i” y “j”.
- (b) [0.3p] Indica la partición en campos de una dirección física desde el punto de vista de la caché.
- (c) [0.6p] Rellena todos los campos de la siguiente tabla de accesos a memoria: dirección, etiqueta, e índice/conjunto (en formato **hexadecimal**); indica si el acceso resulta en un acierto o un fallo caché, y en este último caso en qué tipo de fallo; e indica si el acceso provoca una escritura a memoria principal (MP) o no.

Dirección	Etiqu.	Idx	A/F	Tipo de Fallo	Escritura MP

- (d) [0.3p] Si el tiempo medio de acceso a memoria fue de 43 ciclos, y el tiempo de acierto caché es de 1 ciclo, calcula el tiempo de acceso a memoria principal.
- (e) [0.6p] Discute la veracidad de las siguientes afirmaciones:
- Una caché víctima reduce la tasa de fallos y, por lo tanto, también reduce el tiempo medio de acceso a memoria.
 - En este sistema, si hubiese una caché L2 del doble de tamaño que la caché L1 y manteniendo el resto de parámetros de la caché idénticos, ningún fallo provocaría una escritura a memoria principal.
 - Si esta caché tuviese una política de escritura directa (write-through), no habría fallos de conflicto.

APELLIDOS: _____ NOMBRE: _____

Bloque 2

- [0.75p] 3. Un programa consta de 10^9 instrucciones y tarda 1.4 segundos en ejecutarse. Involucra únicamente dos subsistemas en la ejecución: CPU y E/S. El 30% de las instrucciones son sumas de valores de doble precisión, que tardan cada una exactamente 4 ciclos en ejecutarse cada una. El 10% son instrucciones de E/S que tardan de media 10 ciclos cada una. El resto de operaciones son de tipo entero y se ejecutan en 1 ciclos de reloj.
- (a) Calcula el CPI.
 - (b) Calcula la métrica FLOPS para esta ejecución.
 - (c) Calcula la frecuencia de reloj.
 - (d) En una segunda versión de esta máquina se consigue una aceleración de 2.5 en las operaciones de entrada salida. El resto de operaciones no se ven afectadas. ¿Cuánto más rápido se ejecuta el programa en esta máquina con respecto a la anterior?
 - (e) Este programa forma parte de un benchmark SPEC. Al ejecutarlo 3 veces se han medido tiempos de 1.3, 1.1 y 1.6 segundos. La máquina de referencia para ese benchmark ha tardado 24 segundos en ejecutarlo. Calcula el ratio SPEC individual para este programa.

[2p] 4. Un computador con 1 GiB (2^{30} bytes) de memoria principal utiliza memoria virtual paginada con traducción en 2 niveles. El tamaño de página es de 4 KiB (2^{12} bytes). Cada tabla de páginas involucrada en el proceso de traducción ocupa exactamente una página física, y cada entrada comienza con 1 bit de residencia, seguido de 1 bit de modificación, 12 bits adicionales de protección y control, y el número de página física.

- (a) Determina el tamaño del espacio virtual.
- (b) En la traducción de la dirección virtual `0x0116453C`, la entrada correspondiente de la tabla de páginas de último nivel (la última tabla consultada antes de terminar el proceso) contiene el valor `0x90431F45`. Razona si se puede hacer una traducción válida y calcula la dirección física resultante.
- (c) La siguiente tabla muestra el contenido de la TLB de un proceso. Indica una dirección virtual que pueda ser traducida a través de esta TLB, y cuál sería la dirección física correspondiente.

PV	PF
0x44510	0x1F34C
0xD178C	0x2ABD0
0x44511	0x0A1B3
0x3A022	0x1BD42

- (d) Describe brevemente una utilidad de la memoria virtual
- (e) Indica una ventaja y un inconveniente de una caché virtual con respecto a una caché física en la gestión de la memoria virtual

APELLIDOS: _____ NOMBRE: _____

Bloque 3

[0.5p] 5. Completa correctamente las siguientes afirmaciones:

- (a) Suponiendo discos de 1 TiB y una capacidad neta de almacenamiento de 8 TiB, un **RAID 6** tendrá una capacidad de almacenamiento total de .
- (b) Algunas de las ventajas de los discos de estado sólido **SSD** frente a los discos duros magnéticos **HDD** son ser y más silenciosos.
- (c) Los discos duros (**HDD**) y las unidades de estado sólido (**SSD**) forman parte del nivel de memoria de un computador.
- (d) Los **RAID 4** y **5** son similares, pero el no tiene el problema de cuello de botella en el acceso a la información de paridad.
- (e) Cuando queremos implementar un **RAID**, si utilizamos un único modelo de disco de un fabricante, es aconsejable que sean de para aumentar la fiabilidad.

[0.75p] 6. Tenemos un sistema con memoria virtual de páginas de 4 KiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono de 64 bits a 50 MHz.

Las transferencias de las páginas están gestionadas por una DMA a través de este bus en transacciones de 128 palabras (8 bytes/palabra), necesitando 300 ns para la lectura de la primera palabra y 150 ns para el resto.

Tanto el envío de 64 bits a través del bus como el de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes. Entre transacciones de bus es necesario esperar 2 ciclos de reloj de bus.

Calcula la latencia y el ancho de banda para la lectura de una página.

APELLIDOS: _____ NOMBRE: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de ejercicios diferentes: se entregará cada ejercicio por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora aunque no es necesaria.

[0.75p] 1. M1 y M2 son dos máquinas con el mismo repertorio de instrucciones y el mismo compilador. Hay 4 clases de instrucciones (A, B, C y D) dentro del repertorio de instrucciones. M1 tiene una frecuencia de reloj de 500 MHz y M2 tiene una frecuencia de reloj de 750 MHz. El número medio de ciclos por instrucción para cada tipo de instrucción es el siguiente

Tipo de instrucción	CPI M1	CPI M2
A	1	2
B	2	2
C	3	4
D	4	4

(a) Si el número de instrucciones ejecutado en cierto programa se divide equitativamente entre los tipos de instrucciones, ¿cuánto más rápida es M2 respecto a M1?

(b) ¿A qué frecuencia de reloj tendría M1 el mismo rendimiento que M2?

APELLIDOS: _____ NOMBRE: _____

- [2p] 2. Considera un computador con un sistema de memoria virtual paginado, una TLB de 8 entradas y una única caché de 2 KiB (2^{11} bytes) asociativa por conjuntos de 4 vías con un tamaño de línea de 16 bytes. El tamaño del espacio virtual es de 512 MiB (2^{29} bytes) y el tamaño de página es 256 bytes (2^8 bytes). Cada entrada de la tabla de páginas ocupa 2 bytes, y contiene un bit de residencia seguido del número de página física. No tiene bits de control adicionales.

Contesta **razonadamente** las siguientes cuestiones:

- (a) **0.2p** Determina el tamaño de la memoria principal.

- (b) **0.3p** Razona, a partir del tamaño de la tabla de páginas, si sería posible que el sistema utilizase traducción directa en un único nivel.

- (c) **0.3p** Determina si es posible que la caché tenga índices virtuales y etiquetas físicas (VIPT). En caso negativo, indica qué tamaño, asociatividad o tamaño de línea debería tener la caché para que fuese así.

- (d) **0.4p** Cada tabla de páginas ocupa exactamente 1 página física. Calcula cuántas entradas tiene cada tabla de páginas y en cuántos niveles se realiza el proceso de traducción.

- (e) **0.3p** En la traducción de la dirección virtual 0x116453C, la entrada correspondiente de la tabla de páginas de último nivel (la última tabla consultada antes de terminar el proceso) contiene el valor 0xFF45. Calcula la dirección física resultante.

- (f) **0.3p** En la traducción anterior, si la tabla de páginas de último nivel reside en la página física 0x4130, calcula la dirección de la entrada que debe ser consultada.

- (g) **0.2p** Tras esa traducción, indica qué información se almacenará en la TLB.

APELLIDOS: _____ NOMBRE: _____

[0.5] 3. Marca con una $\times$ la única respuesta correcta en cada apartado (**cada respuesta correcta vale 0.1 y cada respuesta incorrecta resta 0.05**).

(a) ¿Cuál de las siguientes afirmaciones describe mejor un *array* de discos (RAID)?

- ☐ Es un sistema de almacenamiento que utiliza una única unidad de disco para mayor eficiencia.
- ☐ Es un tipo de disco óptico utilizado principalmente para almacenar archivos multimedia.
- ☐ Es un método para combinar múltiples discos en un solo volumen con el fin de mejorar la redundancia y/o el rendimiento.

(b) ¿Cuál de las siguientes afirmaciones describe mejor el concepto de RAID 5?

- ☐ Utiliza una técnica de duplicación de datos para mejorar la redundancia.
- ☐ Distribuye tiras de paridad a lo largo de todos los discos para eliminar cuellos de botella.
- ☐ Emplea paridad y otro ECC para recuperarse de dos fallos de disco simultáneos.

(c) ¿Qué tipo de dispositivos de almacenamiento se consideran como opciones de almacenamiento secundario de un sistema?

- ☐ Discos duros (HDD) y unidades de estado sólido (SSD).
- ☐ Memoria caché y registros de la CPU.
- ☐ Memoria RAM y ROM.

(d) ¿Cuál es el nivel de RAID que permite recuperarse de dos fallos de disco simultáneos?

- ☐ RAID 0.
- ☐ RAID 6.
- ☐ RAID 5.

(e) ¿Cuál de las siguientes ventajas de los discos de estado sólido (SSD) en comparación con los discos duros de almacenamiento magnético (HDD) **no es cierta**?

- ☐ Menor coste por GByte.
- ☐ Mayor fiabilidad.
- ☐ Mayor velocidad de transferencia.

[0.75] 4. Sea un computador con las siguientes características:

- Un sistema de memoria y de bus que soportan el acceso a bloques de 64 palabras de 64 bits cada una.
- Un bus síncrono de 128 bits a 4 GHz, en el que tanto una transferencia de 128 bits como el envío de una dirección de memoria requieren 1 ciclo de reloj.
- En una transacción el tiempo de acceso a memoria para las 8 primeras palabras es de 10 ns, mientras que para cada grupo adicional de 8 palabras es de 2 ns.
- Las transferencias por el bus y los accesos a memoria pueden solaparse. Se supone que no hay ciclos de espera entre transacciones.

Calcula la latencia y el ancho de banda para la lectura de 1024 palabras.

ESTRUCTURA DE COMPUTADORES

21 de junio de 2023

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada bloque por separado.

1. Un *benchmark* en un procesador determinado tarda 5 s en finalizar, con un total de 20×10^9 instrucciones ejecutadas. Sabemos que en este *benchmark* el 25% del tiempo se emplea en la ejecución de instrucciones de punto flotante. Contesta razonadamente estas cuestiones:

(a) [0.2p] ¿Cuál es el MIPS alcanzado?

(b) [0.2p] ¿Cuál es el GFLOPS alcanzado?

(c) [0.35p] Aplicando la ley de Amdhal, ¿cuánto tendríamos que mejorar la unidad de punto flotante si queremos conseguir una aceleración del 10%?

2. El siguiente código se ejecuta en el procesador segmentado MIPS de 5 etapas estudiado en clase [2.0p]
IF, ID, EX, MEM e WB. El salto se decide en la etapa ID, se usa la técnica de salto fijo no efectivo, tiene una unidad de detección de riesgos en la etapa ID y una unidad de anticipación en la etapa EX. La ejecución de una operación de suma en la unidad de punto flotante requiere 3 ciclos y está segmentada. Las etapas MEM e WB solo pueden albergar una instrucción.

```
1  addi $s0, $0, 4
   Loop:
2  lwc1 $f1, 0($a1)
3  add.s $f2, $f1, $f2
4  addi $a1, $a1, 4
5  addi $s0, $s0, -1
6  bne $s0, $0, Loop
   End:
7  swc1 $f2, 0($a2)
```

Contesta **razonadamente** las siguientes cuestiones:

- (a) [0.2p] Indica dos dependencias verdaderas que haya dentro del bucle.

- (b) [0.1p] Indica una antidependencia que haya dentro del bucle.

- (c) [0.2p] ¿Se produce alguna anticipación en la ejecución de este código? En caso afirmativo indica entre qué instrucciones y etapas.

(d) [0.3p] Indica los riesgos de datos que se producen en el bucle del código y de qué tipo son.

(e) [0.3p] ¿Cómo se podría optimizar la ejecución del código reordenando las instrucciones 3, 4 y 5?

(f) [0.5p] Partiendo del código original, si utilizásemos salto retardado en el lugar de salto fijo no efectivo, ¿qué instrucción colocarías en el hueco de retardo?

(g) [0.4p] ¿Qué etapas de **manera efectiva** son utilizadas por la instrucción **bne**? Si el salto se decidiese en la etapa EX, ¿cuáles serían las etapas que esta instrucción usaría?

3. Un sistema con 1 MiB de memoria principal incluye una caché L1 de 32 KiB, asociativa por conjuntos de 2 vías, con líneas de 16 B. El sistema de memoria sigue una política de postescritura. Estando la caché inicialmente vacía, se ejecuta el siguiente código.

```
int i, A[256], B[128];  
for (i = 0; i < 4; i++)  
    B[i] = A[i+1] + A[i+128];
```

El vector **A** se encuentra almacenado a partir de la dirección de memoria 0x0A000, mientras que **B** se encuentra almacenado inmediatamente a continuación de **A**. El resto de variables no provocan accesos a memoria caché. Cada elemento de tipo **int** ocupa exactamente 4 bytes.

- (a) [0.3p] Calcula las direcciones de memoria a las que accede este código.

- (b) [0.3p] Determina cómo se divide una dirección física desde el punto de vista de la caché.

- (c) [0.4p] Rellena los campos de la siguiente tabla para los accesos a memoria caché: dirección, etiqueta e índice/conjunto (en **hexadecimal**); si el acceso es un acierto o un fallo; en este último caso, qué tipo de fallo; y si se produce una escritura en memoria principal (MP WR).

Dirección	Etiqueta	Conjunto	Acierto/Fallo	Tipo de fallo	MP WR

- (d) [0.3p] Indica cómo quedaría el directorio caché en las líneas ocupadas tras la ejecución de este código. BV = Bit de validez, BM = Bit de modificación

Conjunto	Vía	BV	BM	Etiqueta

- (e) [0.3p] Sabiendo que el tiempo medio de acceso a memoria durante la ejecución del apartado anterior fue de 52 ciclos, y que el tiempo de acierto caché es de 1 ciclo, calcula el tiempo medio de acceso al nivel inferior.

- (f) [0.4p] Calcula el tamaño mínimo de la caché L1 tal que, manteniendo constante el resto de su configuración (tamaño de línea, asociatividad), preserve la tasa de fallos observada.

4. Un sistema cuenta con 64 GiB de memoria principal (2^{36} B) y un espacio virtual paginado de 1 TiB (2^{40} B) con un esquema de traducción en 2 niveles. El tamaño de página es de 64 KiB (2^{16} B). Cada tabla de páginas de primer o segundo nivel tiene 4096 entradas (2^{12}) de 4 bytes cada una, donde el bit más significativo de cada entrada es el bit de residencia o validez, y el número de página física está codificado en los bits menos significativos. Los bits restantes son bits de control. La CPU solicita los datos correspondientes a la dirección virtual 0x01 F004 D38C. En la entrada de la tabla de páginas de primer nivel se encuentra el contenido 0xA274 14A0 y en la entrada de la tabla de páginas de segundo nivel 0x8002 4605.

(a) **0.3p** Determina en qué campos (longitud y valores) se divide la dirección virtual.

(b) **0.3p** Calcula la dirección física de la entrada correspondiente de la tabla de páginas de nivel 2.

(c) **0.4p** ¿Cuál es la dirección física resultante del proceso de traducción?

- (d) **0.4p** Calcula cuánto ocupan las tablas de páginas que es necesario que residan en memoria física para realizar esta traducción

- (e) **0.2p** Determina si existe fragmentación interna o externa en este sistema en la gestión de la memoria virtual (pista: puedes utilizar los cálculos del apartado anterior).

- (f) **0.4p** La caché L1 es de 32 KiB, asociativa por conjuntos de 8 vías con un tamaño de línea de 64 bytes. Determina si podría ser una caché con índices virtuales y etiquetas físicas (VIPT).

5. Disponemos de 4 discos de 1 TB en una configuración RAID 0.

- (a) **0.3p** ¿Cuántos discos necesitaríamos para mantener en el sistema la misma cantidad de información neta pero si lo quisiéramos configurar como RAID 4, 5 o 6?

- (b) **0.2p** ¿Qué ventajas o inconvenientes tendría utilizar RAID 5 en este sistema sobre RAID 4?

6. Sea un computador con las siguientes características:

[0.75p]

- Un sistema de memoria y de bus que soporta el acceso a bloques de 64 palabras de 32 bits cada una.
- Un bus síncrono de 64 bits a 2 GHz, en el que tanto una transferencia de 64 bits como el envío de una dirección de memoria requieren 1 ciclo de reloj.
- El tiempo de acceso a memoria para cada 4 palabras es de 1 ns.
- Las transferencias por el bus y los accesos a memoria pueden solaparse. Se supone que el bus está disponible antes de cada acceso.

Calcula la latencia y el ancho de banda para la lectura de 1024 palabras.

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de ejercicios diferentes: se entregará cada ejercicio por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora. Al terminar, indica en cada hoja de examen las hojas adicionales utilizadas para cada ejercicio.

Un sistema cuenta con un procesador con una frecuencia de reloj de 4 GHz. El ancho de palabra es de 64 bits. La memoria principal es de 1 GiB (2^{30} B), divididos en 2 módulos de 512 MiB con entrelazamiento de orden inferior configurados en *Dual Channel*.

Dispone de memoria caché organizada en dos niveles

- L1: 32 kiB (2^{15} B), líneas de 64 Bytes, asociativa por conjuntos de 8 vías, con algoritmo de reemplazo LRU y políticas de ubicar en escritura (*write-allocate*) y post-escritura (*write-back*)
- L2: 256 kiB (2^{18} B), líneas de 64 Bytes, asociativa por conjuntos de 4 vías, con algoritmo de reemplazo FIFO y políticas de ubicar en escritura (*write-allocate*) y post-escritura (*write-back*)

El espacio virtual está paginado, con un esquema de traducción en 2 niveles. El tamaño de página es de 4 kiB y cada Tabla de Páginas de primer o segundo nivel ocupa exactamente una página. Cada entrada de una Tabla de Páginas ocupa exactamente 4 Bytes, donde el bit más significativo es el bit de residencia y los bits menos significativos son el número de página física. Los restantes son bits de protección y control. Para acelerar la traducción se utiliza una TLB de 256 entradas.

Como almacenamiento secundario tiene un conjunto de discos SSD de 2 TiB cada uno.

El procesador, la memoria principal y el almacenamiento secundario están conectados a través de un bus multiplexado síncrono de 64 bits a 1 GHz.

Contesta a las siguientes preguntas:

- [2p] 1. ☐ Solicito el examen correspondiente a la parte de procesador. Marcando esta casilla se anulará la calificación obtenida en el primer parcial de ejercicios y se reemplazará por la obtenida en este examen.
- [2p] 2. ☐ Solicito el examen correspondiente a la parte de memoria principal y memoria caché. Marcando esta casilla se anulará la calificación obtenida en el segundo parcial de ejercicios y se reemplazará por la obtenida en este examen.

[0.75p] 3. Un núcleo de un procesador Intel Core i9-12900K trabaja a una frecuencia base de 4.0 GHz, y posee dos unidades de ejecución vectoriales AVX-2 capaces de ejecutar 8 operaciones en punto flotante por ciclo cada una. Contesta a las siguientes preguntas:

- (a) **0.25p** ¿Cuál es el rendimiento máximo teórico en GFLOPS de este núcleo? Sabiendo que el procesador cuenta con ocho núcleos idénticos, ¿cuál será el rendimiento máximo teórico del procesador completo?

- (b) **0.25p** Se ejecuta en el procesador el siguiente código:

```
float r, a[N];  
for( int i = 0; i < N; ++i )  
    r = r + a[i];
```

Supongamos que el rendimiento de este código no está limitado por la capacidad de las unidades de ejecución en punto flotante, sino por el sistema de memoria. Si el mismo tiene un ancho de banda de 32 GB/s, ¿cuál será el rendimiento máximo en GFLOPS del procesador al ejecutar el código? Recuerda que cada elemento de tipo `float` ocupa 4 bytes.

- (c) **0.25p** Supongamos ahora que el código ensamblador que ejecuta el lazo del apartado anterior incluye una carga, una suma en punto flotante, una suma de enteros con operando inmediato y un salto condicional. En una ejecución concreta del código se ha medido un rendimiento de 6.4 GFLOPS. ¿Cuál ha sido el rendimiento expresado en MIPS?

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

- [2p] 4. La CPU solicita los datos correspondientes a la dirección virtual 0x0121 27B4. En la entrada de la tabla de páginas de primer nivel se encuentra el contenido 0xA274 14A0 y en la entrada de la tabla de páginas de segundo nivel 0x8002 4605.

(a) **0.25p** Determina en qué campos se divide la dirección virtual.

(b) **0.25p** Determina cómo se divide una dirección física para memoria virtual.

(c) **0.4p** Calcula la dirección física de las entradas correspondientes de las tablas de páginas de nivel 1 y 2 si la tabla de páginas de primer nivel se encuentra al comienzo de la memoria física.

(d) **0.2p** ¿Cuál es la dirección física resultante del proceso de traducción?

(e) **0.1p** ¿Qué información se escribirá en la TLB?

(f) **0.2p** Determina el tamaño del Espacio Virtual.

(g) **0.2p** Si la caché L1 es una caché con índices virtuales y etiquetas físicas (VIPT), calcula en qué conjunto de la caché se encontrará el dato referenciado por la dirección virtual del enunciado.

(h) **0.2p** ¿Qué ventajas e inconvenientes tiene una caché virtual con respecto a otros tipos de caché?

(i) **0.2p** ¿Qué ventaja aporta realizar la traducción en varios niveles con respecto a una traducción directa en un único nivel?

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

[0.5p] 5. El almacenamiento secundario de este sistema está configurado en RAID 1+0 para incrementar la seguridad de la información.

(a) **0.15p** ¿Cuántos discos reales tiene el sistema para la capacidad neta de 8 TiB?

(b) **0.20p** ¿Qué ventajas o inconvenientes tendría sobre el método actual utilizar RAID 0+1?

(c) **0.15p** Para incrementar la cantidad de información neta en el sistema sin invertir en nuevo hardware, garantizando a la vez que exista cierta redundancia, se implementa un RAID 6. ¿Cuál sería ahora la cantidad de información neta que tendríamos?

[0.75p] 6. A través del bus indicado, la CPU solicita la transferencia de una página (4 kiB) a memoria física. En cada ciclo de reloj del bus (frecuencia 1 GHz) se pueden transmitir 64 bits de información o una dirección de memoria. El bus permite transacciones de 32 palabras, necesitando para el acceso al primer bloque de 8 palabras en el sistema de almacenamiento 100 ns, y para cada grupo de 8 palabras adicional 30 ns. La transferencia de un bloque a través del bus se puede solapar con el acceso a los siguientes datos. Entre transacciones de bus es necesario esperar 1 ciclo de reloj de bus.

(a) **0.25p** ¿Cuántas transacciones de bus se realizarán para transferir una página completa?

(b) **0.50p** Calcula la latencia de la transferencia completa.

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de ejercicios diferentes: se entregarán los ejercicios de cada hoja por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Al terminar, indica en cada hoja de examen las hojas adicionales utilizadas.

- [3p] 1. El siguiente fragmento de código se ejecuta en un procesador segmentado de 5 etapas como el MIPS estudiado en clase: IF, ID, EX, MEM e WB. En ninguna de las etapas pueden coincidir dos instrucciones, aunque utilicen bancos de registros diferentes. El procesador tiene una frecuencia de reloj de 2 GHz, una unidad de detección de riesgos en la etapa ID y una unidad de anticipación en la etapa EX. La ejecución de una suma en punto flotante tiene una latencia de 2 ciclos. El salto se decide en la etapa ID y el procesador usa la técnica de salto fijo no efectivo.

```

1. addi $s3, $0, 4
2. loop: lwc1 $f0, 0($s2)
3.     add.s $f1, $f0, $f0
4.     add.s $f2, $f2, $f1
5.     addi $s3, $s3, -1
6.     add $s2, $s2, 4
7.     bne $s3, $0, loop
8. swc1 $f2, 0($s2)

```

- (a) Dibuja el diagrama en múltiples ciclos para la ejecución de una iteración del código. Señala **explícitamente** las anticipaciones y los bloqueos. (1.0p)

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19
1																			
2																			
3																			
4																			
5																			
6																			
7																			
8																			

- (b) Indica sobre el diagrama de qué tipo son los riesgos presentes en la ejecución. (0.2p)

(c) Calcula el CPI para la ejecución completa de este código. (0.3p)

(d) Calcula el rendimiento según la métrica MFLOPS. (0.5p)

(e) Supón que el código se ejecuta en un procesador que implementa la técnica de salto retardado. Justifica, para cada una de las instrucciones, si la podrías mover o no al hueco de retardo (indicando también posibles modificaciones necesarias), y qué efecto tendría sobre los riesgos de la ejecución (es decir, si se crea o se elimina algún riesgo). **Indica razonadamente cuál es la mejor opción.** (1.0p)

```
1  addi $s3, $0, 4
```

```
2  lwc1 $f0, 0($s2)
```

```
3  add.s $f1, $f0, $f0
```

```
4  add.s $f2, $f2, $f1
```

```
5  addi $s3, $s3, -1
```

```
6  add $s2, $s2, 4
```

```
8  swc1 $f2, 0($s2)
```

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

- [2p] 2. Un computador tiene una memoria principal de 4 GiB y una memoria caché de 64 KiB con un tamaño de línea de 16 bytes. Estando la caché inicialmente vacía, se ejecuta un código que accede a determinadas direcciones de memoria en el orden indicado en las siguientes tablas. Todos los accesos son de escritura, y suponemos que la caché utiliza una política de ubicar en escritura (allocate-on-write). Rellena los campos de las siguientes tablas: etiqueta, índice / conjunto y desplazamiento dentro de línea caché de cada dirección; si el acceso es un acierto o un fallo; en este último caso, qué tipo de fallo; y si el acceso provoca una escritura en Memoria Principal (MP) o no.

- (a) La memoria caché es de correspondencia directa. La política de escritura es de postescritura (write-back) (0.75p)

Interpretación de una dirección física desde el punto de vista de la caché:

Etiqueta	Índice	Desplazamiento
nº de bits	nº de bits	nº de bits

Procesamiento de direcciones:

Dirección	Etiqueta	Índice	Despl.	Acierto/Fallo	Tipo de fallo	Escritura MP?
0xFF306423						
0xFF30642A						
0xFF30642F						
0xFF3A6423						
0xFF3A6427						
0xFF306424						

- (b) La memoria caché es asociativa por conjuntos de 16 vías. El algoritmo de reemplazo utilizado es LRU (Least Recently Used). La política de escritura es de escritura directa (write-through) (0.75p)

Interpretación de una dirección física desde el punto de vista de la caché:

Etiqueta	Conjunto	Desplazamiento
nº de bits	nº de bits	nº de bits

Procesamiento de direcciones:

Dirección	Etiqueta	Conj.	Despl.	Acierto/Fallo	Tipo de fallo	Escritura MP?
0xFF306423						
0xFF30642A						
0xFF30642F						
0xFF3A6423						
0xFF3A6427						
0xFF306424						

- (c) Sabiendo que el tiempo medio de acceso a memoria durante la ejecución del apartado b) fue de 34 ciclos, y que el tiempo de acierto caché es de 1 ciclo, calcúlese el tiempo de acceso a memoria principal. **(0.5p)**

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

[2p] 3. Supón que un sistema de memoria virtual paginada, que utiliza un esquema de traducción directa en un único nivel, tiene un espacio virtual de 256 TiB y un espacio físico de 64 GiB. El tamaño de página es 4 KiB y se dispone de una TLB totalmente asociativa de 512 entradas. El registro base de la tabla de páginas (RBTP) contiene el valor 0x0 0000 0000. Cada entrada de la tabla contiene el bit de residencia (el más significativo), 7 bits de control y el número de página física. El contenido del byte correspondiente a la dirección física X es $(X \bmod 256)$.

- (a) Determina el número de bits que ocupa cada campo en una entrada de la tabla de páginas: (0.1p)

Bit de residencia	Bits de control	Número de página física
_____ bits	_____ bits	_____ bits

- (b) Muestra el proceso de traducción de la dirección virtual 0x31F3 1E4B A4CD en su correspondiente dirección física.

- Identifica los campos en los que se descompone la dirección virtual. (0.2p)
- Determina la dirección y el contenido de la entrada correspondiente de la tabla de páginas. (0.3p)
- Comprueba si se podría hacer una traducción válida. (0.1p)
- Tanto si la traducción es válida como si no lo es, calcula la dirección física que resultaría del proceso de traducción. (0.3p)

- Escribe el contenido de la entrada en la TLB correspondiente a la traducción anterior. Indica qué cambios se producirían si, justo a continuación, el procesador emitiese la dirección 0x31F3 1E4B A4CE. (0.2p)

- (c) Calcula el tamaño de la tabla de páginas y compara este tamaño con la memoria disponible en el sistema. ¿Ves algún problema? Si es así, propón una solución. **(0.5p)**

- (d) Entre los bits de control de cada entrada de la tabla de páginas tenemos un *dirty bit* para indicar si la página en cuestión fue modificada en memoria física o no. Se propone su eliminación para reducir el tamaño de la tabla de páginas. Explica si ves o no algún inconveniente a esta propuesta. **(0.3p)**

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

[0.6p] 4. Tenemos un sistema con memoria virtual de páginas de 16 kiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono a 20 MHz. Las transacciones de las páginas están gestionadas por una DMA a través de este bus en bloques del tamaño de la anchura del bus, necesitando 50 ns para la lectura de cada bloque para la operación de lectura de una página. Tanto la transferencia de un bloque a través del bus como el envío de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes. Sabiendo que la DMA realiza la lectura de una página en una única transacción:

- (a) Calcula la anchura mínima del bus necesaria para que la latencia de la lectura de una página sea menor de $150 \mu\text{s}$. La anchura del bus tiene que ser potencia en base 2 de bytes (2^n bytes, $n \in \mathbb{N}$). (0.4p)

- (b) Para la anchura del bus determinada, calcula el ancho de banda para las operaciones de lectura de página desde el almacenamiento secundario. (0.2p)

[0.4p] 5. Las siguientes afirmaciones contienen algún error. Corrígelas justificando la respuesta.

- (a) Suponiendo discos de 1 TiB y una capacidad neta de almacenamiento de 8 TiB los RAID 5 y RAID 6 tendrán una capacidad de almacenamiento total de 9 TiB, con la información de redundancia repartida cíclicamente a lo largo de todos los discos. **(0.2p)**

- (b) Las desventajas de los discos de estado sólido SSD frente a los discos duros magnéticos HDD son la menor capacidad, el mayor coste y la mayor posibilidad de fallos de funcionamiento. **(0.2p)**

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de ejercicios diferentes: se entregará cada ejercicio por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Al terminar, indica en cada hoja de examen las hojas adicionales utilizadas para cada ejercicio.

- [1p] 1. El siguiente código se ejecuta en un procesador MIPS de 5 etapas como el estudiado en clase (IF, ID, EX, MEM, WB). Este procesador cuenta con una unidad de detección de riesgos en la etapa ID y una unidad de anticipación en la etapa EX. El salto se decide en la etapa ID y se utiliza una técnica de predicción de salto.

```
1      addi $t4, $0, 10
2 loop: lw $a1, 0($a0)
3      lw $t0, 0($a1)
4      sw $t0, 0($a0)
5      addi $t4, $t4, -1
6      addi $a0, $a0, 4
7      bne $t4, $0, loop
8      sw $t0, 0($a0)
```

Responde razonadamente a las siguientes cuestiones:

- (a) [0,25p] Identifica las dependencias y su tipo dentro del bucle en el código anterior. ¿Cuáles de estas dependencias provocarán un riesgo en la ejecución?
- (b) [0,25p] Discute la veracidad de la siguiente afirmación: “Si el procesador implementase salto retardado, se puede eliminar la instrucción 4 y, tras la ejecución, el array que recorre \$a0 tendrá los mismos valores que en el resultado original pero desplazados una posición.”.
- (c) [0,25p] Calcula la tasa de acierto del predictor de salto según los siguientes modos de procesamiento de salto que podría implementar el procesador: salto fijo no efectivo, predictor de salto de 1 bit y predictor de salto de 2 bits. En los modos de predicción dinámica, la predicción inicial es de salto no efectivo.
- (d) [0,25p] Para **cada una de las etapas** del pipeline distintas de EX, razona si sería posible **mover** a dicha etapa la unidad de anticipación y en caso afirmativo determina si el rendimiento sería mejor o peor que con la configuración del enunciado.

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

- [1p] 2. Una computadora dispone de un sistema de memoria cache de dos niveles. El primero nivel tiene un tiempo de acierto de 1 ciclo, mientras que el segundo nivel tiene una penalización por fallo de 50 ciclos. El tamaño de línea, tanto a nivel de cache como de memoria principal, es de 16 bytes. El tamaño de palabra es de 4 bytes. Considere el siguiente código:

```
int A[2*N];  
for( i = 0; i < N; ++i ) {  
    r += A[2*i];  
}
```

El tamaño de un `int` es de 4 bytes, y las variables escalares se almacenan en registros del micro. Responda a las siguientes preguntas:

- (a) [0,25p] Indíquese la tasa de fallos local de la cache de nivel 1.
- (b) [0,25p] Indíquese la tasa de fallos global de la cache de nivel 2.
- (c) [0,25p] Sabiendo que el tiempo medio de acceso a memoria durante la ejecución de este programa es de 31 ciclos, indique el tiempo de acierto de la cache de segundo nivel.
- (d) [0,25p] Supóngase un sistema sin caches en el que la matriz A se almacena en una memoria principal con entrelazado de orden inferior a nivel de palabra. Se sabe que en este caso se pueden atender simultáneamente hasta un máximo de cuatro accesos consecutivos del código anterior. Indíquese cuantos módulos componen el sistema.

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

- [1p] 3. Considera un sistema de memoria virtual paginado en 2 niveles. El tamaño del espacio virtual es de 256 TiB y el del espacio físico es de 4 GiB. El tamaño de página es de 64 KiB y se dispone de una TLB totalmente asociativa de 512 entradas. Las tablas de páginas de ambos niveles tienen el mismo número de entradas y la misma estructura. Cada entrada contiene, además del bit de residencia, 7 bits de control.
- (a) [0,3p] Si sabemos que la dirección virtual 0x395B 1880 51A9 se traduce en la dirección física 0xEDDB 51A9 y que la entrada correspondiente en la tabla de segundo nivel comienza en la dirección 0x9ED3 4980, escribe un posible contenido para las entradas de todas las tablas que permitan hacer esta traducción (indicando asimismo sus campos).
 - (b) [0,2p] Escribe los contenidos de las entradas en la TLB implicadas en la anterior traducción. Indica qué cambios se producirían si, justo a continuación, el procesador emite la dirección 0x395B 1880 51E9.
 - (c) [0,2p] Calcula el tamaño conjunto de todas las tablas de páginas de un proceso. Si el tamaño de página se incrementase a 16 MiB manteniendo el tamaño de los espacios virtual y físico y la información de control, ¿aumentaría o disminuiría el espacio ocupado por las tablas? Razona tu respuesta.
 - (d) [0,3p] Si en este ordenador tenemos una caché de 8 MiB asociativa por conjuntos con 16 vías y un tamaño de línea de 64 B, ¿podría aplicarse la técnica VIPT (índice virtual, etiqueta física)? Justifica tu respuesta.

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

[1p] 4. Tenemos un sistema con memoria virtual de páginas de 2 kiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono de 128 bits a 100 MHz. Las transferencias de las páginas están gestionadas por una DMA a través de este bus en bloques del tamaño de la anchura del bus, necesitando 280 ns para la lectura del primer bloque y 100 ns para el resto en una operación de lectura de una página. Tanto el envío de 128 bits a través del bus como el de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes. Sabiendo que la DMA realiza la lectura de una página en una única transacción, calcula:

- (a) [0,4p] Latencia para la lectura de una página.
- (b) [0,2p] Ancho de banda del bus para las operaciones de lectura de página desde el almacenamiento secundario.

El almacenamiento secundario tiene una capacidad neta de 8 TiB, repartidos en cuatro discos que permiten accesos concurrentes. Queremos tener un RAID con información redundante y solicitamos precios de discos a varios proveedores que nos proporcionan la siguiente información:

- Compañía MACWEL: discos de 2 TB, serie 3NV-0001 450€, serie 4NW-0001 490€.
- Compañía TEABATE: disco de 2 TB, serie WW-0001-YN1 440€.
- Compañía EastDigi: discos de 2 TB, serie ED-A-0001-W 430€, serie ED-A-0015-Y 460€, serie ED-B-1020-C 500€.

Teniendo en cuenta que las características técnicas de todos estos discos son similares y sabiendo que la inversión no puede superar los 2500€, contesta:

- (c) [0,2p] ¿Qué tipo de RAID implementarías con el mejor rendimiento? ¿Por qué?
- (d) [0,2p] ¿Cuál sería la combinación de discos que utilizarías y cuál sería su coste? Razona la elección.

APELLIDOS: _____ NOMBRE: _____

- [1p] 1. A continuación se muestra un **fragmento** del diagrama multiciclo que resulta de la ejecución de un código en un procesador MIPS de 5 etapas como el estudiado en clase. En este diagrama no se señalan explícitamente los riesgos ni las anticipaciones. En el código existen instrucciones anteriores y posteriores a este fragmento que desconocemos.

		1	2	3	4	5	6	7	8	9	10	11	12
1	loop: lw \$t0, 0(\$a0)	IF	ID	EX	MEM	WB							
2	lw \$t1, 4(\$a0)		IF	ID	EX	MEM	WB						
3	add \$t2, \$t2, \$t0			IF	ID	–	EX	MEM	WB				
4	addi \$a0, \$a0, 8				IF	–	ID	EX	MEM	WB			
5	sw \$t1, 0(\$a1)						IF	ID	EX	MEM	WB		
6	sw \$t2, 4(\$a1)							IF	ID	EX	MEM	WB	
7	bne \$a1, \$a0, loop								IF	ID	EX	MEM	WB

- (a) [0,4p] Razona (cuando sea posible) si este procesador incorpora las siguientes técnicas estudiadas en clase. En caso afirmativo, indica cuáles de ellas incorpora.
- Unidad de detección de riesgos
 - Unidad de anticipación a la etapa EX
 - Resolución de salto en la etapa ID
 - Salto fijo no efectivo
- (b) [0,3p] Dadas las instrucciones del código anterior, razona si podemos reordenarlas de forma que ocurran riesgos de control, de datos y estructurales, aunque se modifique la lógica original del código.
- (c) [0,3p] Si el procesador implementa la técnica de salto retardado, determina qué instrucciones podemos mover con seguridad al hueco de retardo, indicando también posibles modificaciones necesarias, y razona cuál sería la mejor opción.

- [1p] 2. Un computador dispone de una caché de un único nivel asociativa por conjuntos de 4 vías, de 64 kB en total, con tamaño de línea de 16 bytes.

Considérese el siguiente código:

```
int A[N][M];
for( i = 0; i < M; ++i ) {
    for( j = 0; j < N; ++j ) {
        r += A[j][i];
    }
}
```

Sabiendo que el tamaño de un `int` es de 4 bytes, que las variables escalares se almacenan en registros del micro, y que tanto N como M son potencias de 2, contesta a las siguientes preguntas:

- (a) [0.25p] Calcula el valor de M para que cada acceso al array en una nueva iteración del bucle interno vaya a parar al mismo conjunto caché que en la iteración anterior. Para dicho valor de M, calcula el valor de N de modo que no se produzcan fallos de conflicto en el acceso al array completo.

- (b) [0.25p] Partiendo de los valores calculados de N y M, deduce la relación entre ambos para garantizar un acceso al array libre de fallos de conflicto. Recuerda que tanto N como M se suponen potencias de 2.
- (c) [0.25p] ¿Qué ocurre si duplicamos la asociatividad, pero manteniendo el tamaño total de la caché constante?
- (d) [0.25p] Calcula la tasa de fallos para M=2048, N=16.

3. **Nota:** Este ejercicio no entra dentro del temario del curso 2024/25

- [1p] Considera un computador con un sistema de memoria virtual segmentado. El tamaño del espacio virtual es de 16 TB y el tamaño del espacio físico es de 4 GB. El tamaño máximo de segmento es de 2 GB. En un momento dado, los siguientes segmentos están residentes en memoria física:
- Segmento 0x11, de 256 MB y que comienza en la dirección 0x00000000.
 - Segmento 0x22, de 1 GB y que comienza en la dirección 0x20000000.
 - Segmento 0x33, de 512 MB y que comienza en la dirección 0x80000000.
 - Segmento 0x44, de 256 MB y que comienza en la dirección 0xD0000000.
- (a) [0,2p] Dibuja un esquema que represente el estado de la memoria física del sistema, indicando todos los segmentos residentes.
 - (b) [0,3p] Diseña razonadamente una posible estructura de la tabla de segmentos de este sistema. Ejemplifica su funcionamiento traduciendo la dirección virtual 0x1987654321.
 - (c) [0,3p] Se reciben, secuencialmente, peticiones para ubicar los siguientes segmentos:
 - Segmento 0xAA, de 256 MB.
 - Segmento 0xBB, de 576 MB.
- Explica detalladamente cómo se atenderían con el algoritmo Best-Fit.
- (d) [0,2p] Este sistema de memoria virtual, ¿presenta fragmentación interna? ¿Y fragmentación externa? Justifica tu respuesta apoyándote en los apartados anteriores.

- [1p] 4. Sea un computador con las siguientes características:

- Las direcciones de memoria y las palabras son de 32 bits.
- Tiene un sistema de memoria que permite accesos en bloques de 4, 8 y 16 palabras.
- Tenemos dos buses candidatos para conectarse a este sistema de memoria, ambos son síncronos, de 32 bits y tienen la misma frecuencia de reloj. El bus A está configurado para soportar accesos a memoria en bloques de 8 palabras de 32 bits y no requiere de ningún ciclo de espera entre dos operaciones de bus, es decir, entre el envío de dos bloques de palabras no hay espera alguna. En cambio, el bus B solo soporta accesos a memoria en bloques de 16 palabras de 32 bits y además necesita esperar un número de ciclos entre el envío de dos bloques de palabras (se supondrá el bus libre antes de cada acceso).
- Para cada bloque, la memoria tarda lo equivalente a 20 ciclos del bus en acceder a las primeras 4 palabras del bloque; y luego cada grupo adicional de cuatro palabras del mismo bloque se lee en 10 ciclos de bus. Se considerará que la transferencia de los datos leídos más recientemente por el bus puede solaparse con la lectura de las cuatro palabras siguientes.

Calcular:

- (a) **[0.65p]** El número de ciclos de espera que tendrá que realizar el Bus B en cada transacción para que el ancho de banda del Bus A sea igual al ancho de banda del Bus B cuando se leen 128 palabras de memoria.
- (b) **[0.35p]** Este computador tiene un total de 1024 GB de información almacenada en 4 discos de 256 GB en RAID 0. Me dispongo a montar un sistema RAID para tener cierta de tolerancia a fallos, pero que me ofrezca concurrencia a la hora de acceder a los datos. ¿Qué configuración RAID escogería y cuántos discos requeriría? Hay una oferta de un proveedor que me ofrece a precio muy económico hasta 8 discos de la misma serie de fabricación. ¿Es buena idea?

ESTRUCTURA DE COMPUTADORES

27 de enero de 2021

APELLIDOS: _____ NOMBRE: _____

1. [1p] Un procesador implementa un camino de datos segmentado con 10 etapas. Cada una de las etapas se completa en un ciclo de reloj. En este procesador todas las instrucciones pasan por todas las etapas, y las instrucciones de salto condicional (bne, beq) son las únicas que pueden provocar un riesgo. Cuando una instrucción de salto condicional termina de ejecutar la etapa 1, el *pipeline* se bloquea hasta que se evalúa la condición de salto.

Sobre este procesador ejecutamos un código que tarda 1809 ciclos tras la ejecución efectiva de 1000 instrucciones, de las cuales 200 son instrucciones de salto condicional y 400 son operaciones en punto flotante.

- a) [0.2p] Determina en qué etapa del camino de datos se evalúa la condición de salto.
- b) [0.4p] Calcula cuál de las siguientes acciones aplicadas individualmente mejora el rendimiento del procesador en mayor medida:
 - Reducir la longitud del *pipeline* en 2 etapas, sin que afecte a los riesgos que se pudiesen producir.
 - Mover la evaluación de la condición de salto a la etapa 4
 - Utilizar una estrategia de predicción de salto que en el código descrito tiene una tasa de acierto de un 20 %
 - Utilizar una estrategia de salto retardado, sabiendo que en término medio disponemos de 1,5 instrucciones para rellenar el hueco de retardo (el resto se rellena con instrucciones *nop*).
- c) [0.4p] Al compilar el código fuente que produjo el código máquina anterior con nuestro nuevo compilador, al que hemos denominado *ecc*, obtenemos un código de 1400 instrucciones efectivas de las que 600 son operaciones en punto flotante, que tarda 2200 ciclos en ejecutarse. Buscamos una métrica de rendimiento con la que mostrar que *ecc* supera al compilador anterior.
 - Determina con qué métrica podríamos alardear más de nuestro nuevo compilador: tiempo de ejecución, MIPS o GFLOPS.
 - Desde el punto de vista de un potencial usuario de *ecc*, ¿sería una comparación justa?

2. [1p] Los códigos de tipo “streaming”, entre los que se encuentran los reproductores de vídeo o audio, se caracterizan por consumir grandes cantidades de datos, pero no reusarlos. Considérese el siguiente código:

```
int A[N];
for( i = 0; i < N; ++i ) {
    r += A[i];
}
```

Contesta a las siguientes preguntas:

- Asumiendo una cache de correspondencia directa de 64 kB con tamaño de línea de 32 bytes, y que el tamaño de un `int` es de 4 bytes, ¿cuál será la tasa de fallos de este código? ¿Qué tipo de fallos es el más común en este código?
- ¿Cómo varía la tasa de fallos al variar el tamaño del array? ¿Y al variar el tamaño de la cache?
- ¿Cómo varía la tasa de fallos para tamaños de línea de 16, 64 y 128 bytes?
- Supongamos otro código que presenta las siguientes tasas de fallo según el tamaño de bloque:

8: 4 %	16: 3 %	32: 2 %	64: 1.5 %	128: 1 %
--------	---------	---------	-----------	----------

¿Cuál es el tamaño de línea L óptimo para una latencia de acceso de $20 \cdot L$ ciclos?

3. [1p] Considera un computador con un sistema de memoria virtual paginado, una TLB, una única caché y que soporta varios procesos. La memoria es direccionable a nivel de byte y el tamaño del espacio virtual es de 256 TB. La TLB tiene 128 entradas y es totalmente asociativa. La caché, de 4 MB, es asociativa por conjuntos de 8 vías y el tamaño de línea es de 64 B.

- [0,3p] Calcula el tamaño de página mínimo que permitiría aplicar la técnica VIPT (índice virtual, etiqueta física) en este sistema.
- [0,1p] ¿Cuántas páginas virtuales se soportarían por proceso?
- [0,6p] Justifica razonadamente si las siguientes afirmaciones son verdaderas o falsas:
 - Aumentar el tamaño de página haría que se redujese el tamaño de la tabla de páginas.
 - Aumentar el tamaño de página haría que se redujese la fragmentación interna.
 - Duplicar el tamaño de la TLB impediría aplicar la técnica VIPT.
 - Sería posible seguir utilizando la técnica VIPT en un sistema de memoria virtual segmentada en el que la longitud máxima de segmento fuese el tamaño de página calculado anteriormente.
 - Sería eficiente aplicar la técnica de escritura directa (write-through) en el sistema de memoria virtual.
 - Nunca sería útil tener un espacio de memoria física mayor que el espacio de memoria virtual.

4. [1p] Sea un computador con las siguientes características:

- Las direcciones de memoria y las palabras son de 64 bits.
- Tiene una jerarquía caché de dos niveles. El primer nivel tiene una tasa de fallo del 10 % y un tiempo de acierto de 5 ns. El segundo nivel tiene un tiempo de acierto de 8 ns y una tasa de fallo del 40 %. El tiempo medio de acceso a todo el sistema de memoria es de 9 ns cuando ambos niveles tienen un tamaño de línea de 8 palabras.
- La caché de segundo nivel se conecta mediante un bus síncrono de 64 bits a la memoria principal, en el que tanto una transferencia de 64 bits como el envío de la dirección de memoria requieren 1 ciclo de reloj.
- El sistema de memoria y el bus soportan accesos a bloques de 8 palabras de 64 bits. Se necesitan dos ciclos de reloj entre dos operaciones de bus (se supondrá el bus libre antes de cada acceso). Esto es, entre el envío de dos bloques de palabras, el bus esperará 2 ciclos. La memoria tarda lo equivalente a 20 ciclos del bus en acceder a las primeras 4 palabras del bloque; y luego cada grupo adicional de cuatro palabras del mismo bloque se lee en 13 ciclos de bus. Se considerará que la transferencia de los datos por el bus puede solaparse con la lectura de las cuatro palabras siguientes.

Calcular:

- a) [0.5p] La frecuencia del bus síncrono que comunica la caché de segundo nivel con la memoria principal. El ancho de banda y la latencia para la lectura, desde la caché de segundo nivel, de 128 palabras de memoria, en el caso de transferencias de bloques de 8 palabras.
- b) [0.3p] Supongamos que este bus soporta transacciones de bloques de 4 palabras y que la penalización por fallo de la caché de segundo nivel es de 54 nanosegundos cuando trabaja con líneas de 4 palabras. ¿Tendría sentido reemplazar este bus síncrono de memoria por un bus asíncrono donde cada paso del protocolo *handshaking* requiere de 30 nanosegundos en transferencias de bloques de 4 palabras? ¿Por qué? Justifica numéricamente tu respuesta. ¿En el caso general tiene sentido reemplazar un bus de memoria síncrono por uno asíncrono?
- c) [0.2p] Este computador tiene un total de 1024 GB de información muy valiosa almacenada en disco. Dispongo de hasta 1000 euros para montar un RAID y sabiendo que cada disco de 256 GB me cuesta 100 euros, ¿qué configuración RAID escogería?

Puedes ayudarte de la siguiente figura para el apartado de bus asíncrono:

